Objectifs pédagogiques :

Savoir analyser et synthétiser un circuit logique séquentiel à partir d’un cahier des charges.
Connaître les principes et savoir utiliser les principales fonctions des outils de conception assistée par ordinateur.

Programme :

Analyse des systèmes séquentiels

• Modélisation
• Systèmes synchrones et asynchrones
• Analyse fonctionnelle, analyse temporelle

Synthèse des systèmes séquentiels synchrones

• Principes
• Conception (machine d’états)
• Les différentes architectures (Mealy/Moore)

Circuits logiques programmables

• FPGA

Pré-requis :

• Connaitre et savoir utiliser les règles de base de la logique combinatoire et séquentielle
• Connaitre le fonctionnement des bascules synchrones

Compétences visées :

• Savoir analyser et synthétiser des systèmes séquentiels synchrones avec architectures de Mealy ou de Moore

Enseignants : Bruno Manil

CM	12 H
TD	12 H
TP	24 H
ECTS	5
Lieu	Villetaneuse
Langue	French